News AMD Raven Ridge: 7-nm-Refresh der APU in diesem Jahr möglich

[Taxxor]

Diese Rechnung gilt nicht für den IF sondern für die Verbindung innerhalb eines CCX.

Natürlich gilt diese Rechnung für den IF, das ist die Verbindung zwischen 4 einzelnen CCX Clustern.

Das was du beschreibst, ist die Verbindung innerhalb eines CCX, davon habe ich aber nichts geschrieben.

 

[DonL_]

Bin mir nicht zu 100% sicher, aber eigentlich sollte bei Raven Ridge die iGPU also die 11 CUs ebenso am IF hängen, wie der CCX und der Speichercontroller.

Das ist 100% richtig!

 

[onkas]

Ihr habt mich nicht ganz verstanden. Klar lohnt sich das für AMD. Ein "einfacher" Shrink, der entsprechend seiner Möglichkeiten gut umgesetzt wird, lohnt sich immer.

Aber gerade das was du, onkas, geschreiben hast. Das haben wir zur Zeiten vor Ryzen und Ryzen mobile auch schon gehört.
"Ich denke schon das mit der neuen Fertigung auch die großen Player mal high-end Geräte rausbringen werden."

Diesen Satz hättest du vor Ryzen mobile genauso formulieren können. Sicherlich nicht nur die Fertigung musste damals verbessert werden, sondern auch erstmal die Basis an Plattform geschaffen werden.

Ryzen mobile ist HEUTE schon gut. Und trotzdem haben wir nur eine Handvoll Produkte auf den Markt. Warum sollte sich das bei 7 nm jetzt so sehr anders darstellen? Bis AMD in Ryzen in allen Köpfen der entsprechenden Entscheidungsträger angekommen ist und auch wahrgenommen wird, vergeht eine Ewigkeit. Es wird trotzdem zu 90% mit Intel weiter geplant. Selbst wenn die dann immernoch nicht ihre 10nm fertig haben

Es wird deswegen mit Intel geplant weil es hier Verträge mit OEMs gibt welche über mehrere Jahre laufen. Es ist nicht grad so wir wie bei Ryzen einfach auf Amazon gehen und unsere Parts für ein Notebook kaufen. Hier sind wir nun mal an den Hersteller gebunden. Wenn vor einem Jahr ein Hersteller ein Notebook auf den Markt bringen wollte ( Huawei - Microsoft usw ) dann hatten Sie nur eine Wahl bei den CPUs Intel. Microsoft hat über 5 Jahre geforscht bevor Sie das erste Surface auf den Markt gebracht haben. Dies AMD Situation wird sich nicht von heute auf morgen ändern aber wie im Datacenter bereich mit Epyc werden jedes Jahr 2-3% an Marktanteil an AMD gehen und früher oder später laufen die Verträge aus mit den OEMs aus.

 

[Taxxor]

Denn letztlich limitiert sie immer. Mit 8 Kernen hat man nicht mehr FPS oder direkte Vorteile beim Spielen.

Deshalb ging es ja darum, dass nicht jeder ein Gamer ist und daher durchaus Vorteile von 8 Kernen in Anwendungen hätte.

 

[Novasun]

Sorry Jungs,
aber bei der APU muss AMD eigentlich nur noch eines lösen um endlich wirklich ein durchaus gelungenes und rundes Produkt zu haben. Den Grafikkartenspeicher...
Sollen se von mir aus bei 4 Kernen/8Threads stehen bleiben in normalen NB macht mehr eher eh wenig Sinn...
Dafür den Platz für irgend eine Speicherlösung nutzen... und wenn es ähnlich wie bei Intel ein E-Dram ist [rein von der Art her - muss kein HBM sein]. Darf aber auch HBM sein am besten von beiden Units CPU/GPU nutzbar...

 

[DonL_]

Der Heimrechnermarkt wäre auch lange Zeit mit 8c/16t mehr als ausreichend bedient.
Das scheint AMD aber nicht von mehr abzuhalten.

Das halte ich auch für die falsche Strategie bei AMD, wenn es so kommt, für den Massenmarkt.

 

[Hill Ridge]

Jedes CPU OC ist quasi nutzlos.

Warum?

Denn letztlich limitiert sie immer.

Nein!

Mit 8 Kernen hat man nicht mehr FPS oder direkte Vorteile beim Spielen.

Das ist mir egal!

 

[Ozmog]

Malt mir bitte mal ein sinnvolles Layout mit Direktverbindungen zwischen 8 Kernen auf... Vielleicht wird es denn klarer, was an 8 Kernen pro CCX so komplex ist. Beim IF verbindet man praktisch alles einfach mit den IF und gut ist...

Ergänzung (22. August 2018)

Natürlich gilt diese Rechnung für den IF, das ist die Verbindung zwischen 4 einzelnen CCX Clustern.

Eben nicht, so funktioniert der IF nicht. Beim IF wird jeder CCX verbunden, bei 4 CCX sind es 4 Verbindungen, plus die sowieso notwendigen Verbindungen mit Speichercontroller und I/O

Ergänzung (22. August 2018)

Hier ein schönes Sinnbild von IF. Nix Direktverbindung, sondern Bus-Ähnlich. Skaliert bestens mit mehr Einheiten, auch mit 64 CUs bei Vega.

 

[Taxxor]

Eben nicht, so funktioniert der IF nicht. Beim IF wird jeder CCX verbunden, bei 4 CCX sind es 4 Verbindungen

Okay, das würde das ganze aber ja noch mal langsamer machen, denn wenn CCX1 mit CCX3 kommunizieren möchte, muss das ganze ja dann über CCX2 oder CCX3 laufen.

 

[Hill Ridge]

muss das ganze ja dann über CCX2 oder CCX3 laufen.

Wie kommt man bitte darauf?

 

[DonL_]

Okay, das würde das ganze aber ja noch mal langsamer machen, denn wenn CCX1 mit CCX3 kommunizieren möchte, muss das ganze ja dann über CCX2 oder CCX3 laufen.

Es würde auch keine 4 Verbindungen bei 4 X CCX auf einem Die geben, sondern die wären genauso angeordnet wie bei Epyc, entsprechend 6 Verbindungen! Bei Epyc ist jedes Die mit einer InF zu jedem anderen Die verbunden, genauso würde das dann bei 4 x CCX auf einem Die ablaufen.
Halte ich aber für wildeste Spekulation, warum sollte man sich freiwillig ein solches Latenzproblem im Mainstream schaffen, da gibt es andere Lösungen und wenn sie zuerst ein 6 Kern CCX etablieren, wie gesagt einen Phenom X6 (Nativ) gab es schon mal, also ist eine native 6 Kern Kommunikation kein Neuland für AMD.

 

[Ozmog]

CCX 1 geht über IF zu CCX 3, da ist nichts zwischen...

Meine künstlerische Begabung soll aufzeigen, wie Komplex es innerhalb eines CCX werden würde.

Zuerst 4 Kerne mit Direktverbindung:

Sogar ohne die Datenleitungen zu kreuzen sind diese sehr überschaubar zu verbinden.

Und dagegen mit 8 Kernen über Direktverbindungen:

Das Routing wird da schon sehr interessant, mehrfaches kreuzen unumgänglich, Layout sehr komplex.

Was für ein Kunstwerk

 

[Taxxor]

Wie kommt man bitte darauf?

Wenn es, wie @Ozmog sagte nur 4 Verbindungen bei 4 CCX gibt, dann sieht das ganze doch so aus oder nicht?

Also muss man um von 1 nach 4 zu kommen erst über 2 oder 3 gehen.

CCX 1 geht über IF zu CCX 3, da ist nichts zwischen...

Also sind es doch 6 Verbindungen wie ich sie aufgelistet habe und nicht 4.
In meinem Bild dann eben noch einmal über Kreuz. Und was haben wir dann? 6 Direktverbindungen.

 

[Hayda Ministral]

Um ehrlich zu sein, gebe ich ihm Recht, ich habe selbst einen Pentium im Leveno Notebook (14 Zoll 320s). Er ist zwar nicht schlecht, aber 2 Kerne sind nicht mehr zeitgemäß, man merkt schon, dass man Multitasking nur begrenzt haben kann.

Aus eigener Erfahrung mit einem Acer: Spendier ihm eine SSD und staune.

 

[Hill Ridge]

Wie kommst du bitte darauf?

Bei Epyc wurden 4 Dice verbunden, dort sidn es 6 Verwindungen.
Aber 4 CCX in einem Die brauchen ca. genau 4 Verbindungen mit der IF!

 

[Taxxor]

Bei Epyc wurden 4 Dice verbunden, dort sidn es 6 Verwindungen.
Aber 4 CCX in einem Die brauchen ca. genau 4 Verbindungen mit der IF!

Und warum reichen bei der Verbindung von 4 CCX 4 Verbindungen und bei der Verbindung von 4 Dice nicht?

Wenn der IF wie ein Bus funktionieren soll, dann bedeutet das für mich, dass jeder Teilnehmen immer nur zwei Direktverbindungen besitzt, zum vorherigen und zum nächsten Teilnehmer.

 

[DonL_]

Wie kommst du bitte darauf?

Bei Epyc wurden 4 Dice verbunden, dort sidn es 6 Verwindungen.
Aber 4 CCX in einem Die brauchen ca. genau 4 Verbindungen mit der IF!

Nein sie brauchen genauso 6 Verbindungen, das ist doch völlig logisch, wie sollen sie sonst untereinander direkt kommunizieren können und Taxxor hat völlig recht!
Jedes CCX, muss in der Lage sein mit jedem anderen CCX direkt zu kommunizieren, sonst gibt es Latenzen wie beim 2990 WX.

 

[Ozmog]

Da das hübsche Schema von AMD wohl zu unübersichtlich ist:

So sieht es dann bei einem 4 CCX Prozessor aus. Damit kann jeder CCX über den IF mit jeden CCX kommunizieren, daher ja Bus-Ähnlich..
Habe zur Übersicht den SCF weggelassen, der läuft aber bei den CCX parallel zum SDF.
Außerhalb des Dice funktioniert es dann anders, weil die IF-"Controller" mehrfach in einem Netzwerk zusammenarbeiten, entweder über Direktverbindungen oder eben den Weg über andere Dice um ein bestimmtes nicht direkt angebundenes Die zu erreichen.

 

[Taxxor]

Damit kann jeder CCX über den IF mit jeden CCX kommunizieren, daher ja Bus-Ähnlich

Auch wenn ich verstehe was du meinst, diese Darstellung ist so ziemlich das exakte Gegenteil von einem Bus.
Das ist ein ganz normaler Switch

Das wäre ein Bus

 

[Hill Ridge]

Nein sie brauchen genauso 6 Verbindungen, das ist doch völlig logisch

Nein, es ist völlig falsch!

Jedes CCX, muss in der Lage sein mit jedem anderen CCX direkt zu kommunizieren, sonst gibt es Latenzen wie beim 2990 WX.

Blödsinn, das ist wieder etwas anderes, da wurden mehrere Dice verbunden!