News Speicherforschung: Samsung will beim 5-Bit-NAND 96 Prozent Energie sparen

RKCPU schrieb:
@bensen
QLC 8 TB oder TLC 6 TB, vielleicht einmal mit gleichen Chips und kundenseitig vor dem Formatieren auswählbar?
Can I haz 4TB MLC?
 
  • Gefällt mir
Reaktionen: massaker
@Rickmer
nun TLC und QLC nutzen jeweils identisch SLC - Cache, nanu?
Tippe ma, dass die Chips für SLC etwa günstiger zu fertigen sind.

Danke für den Link, aus 'Zusätzlich ein „TLC-Cache“ lässt sich auch schon dieser 2-stufige Cache für 5 Bit NAND erwarten. Dann vielleicht für User, die mäßig Schreibzugriffe haben gleich nur TLC-Cache nutzen?
 
Soweit ich verstehe ist das "Memory Window" nicht grösser wie bei herkömmlichen Charge-Trap NAND Zellen. Also mehr Bits pro Zelle lese ich jetzt nicht da raus. Man verliert aber auch keine Bits, wie das in der Vergangenheit bei Low-Power FeFET NAND zum Teil der Fall war (verkleinertes Memory Window). Penta Level Cell wird durch das neue Design also nicht einfacher als vorher (Charge Trap NAND), es bleibt bei FeFET schlicht möglich / machbar und ist nicht mehr unmöglich bei gleichzeitig hoher Energieffizienz ;)

Der Hauptvorteil des neuen Speichers liegt darin, dass mit dem neuen Design die benötigte Energiemenge fürs Lesen und Schreiben von "NAND Strings" aka 3D-Stack-Höhen massiv verbessert wird. Will man zukünftig in Richtung 1024 Stapel usw. gehen, ist das ein enormer Vorteil. Erstmals reduziert man den Verbrauch für Lesen/Schreiben deutlich und gleichzeitig skaliert die Energieffizienz mit der Stapelhöhe. Für SSDs, Smartphones usw. sicher gut aber nicht ein absoluter Game-Changer. Der SSD Controller braucht meistens mehr Saft als der NAND. Gross wird der Vorteil bei HBF (High Bandwidth Flash) für KI.
https://www.techpowerup.com/343384/samsung-research-shows-96-power-reduction-in-nand-flash

Mks5ndcFIdPaGq4V.jpg
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: iron_monkey
Hier ist der Foren-Thread zu genau dem Artikel :D

Bei TPU gab es einfach noch die Grafik dazu, welche etwas mehr Details aufzeigt als der Artikel hier bei CB.
 
  • Gefällt mir
Reaktionen: K3ks
Extrem sinnvoll und wichtig.
Vielen scheint das ja recht egal zu sein.
Schön das Samsung hier das Thema forciert.

Aktuell (ja VRAM) schön zu sehen wie Temperaturen aussehen können auf den RX 9000er Karten.

Skhynix vs Samsung ~20°k Delta.

Begrüße es sehr wenn das Zeug wieder kühlbar wird.
Und nicht einfach nur schneller und durch Hitze dann bremst bzw. Datenverlust entsteht.
 
Es geht halt immer weiter, auch bei NAND bleibt nichts stehen. Die Unkenrufe, als 2-bit MLC rauskam! Und TLC, Werk des Teufels! Heute ist alles TLC und wir haben QLC als den Nachfolger, der sich langsam einigermaßen mausert.

Aber das hat lange gedauert, und 5-bit MLC wird genauso laufen. In 10 Jahren ist warscheinlich nichts mehr TLC.

Ich habe immer noch ein Samsung 960 PRO, benutzt 2-bit MLC. Jedes herkömmliche TLC läuft Kreise um das Dingen.
 
Erst wenn eine Innovation durchgemolken ist, kommt was neues, vor allem wenn es die Mitbewerber genauso sehen... rein zufällig natürlich! Ging mit Monitoren, dann gehts mit allem...
 
CDLABSRadonP... schrieb:
Dämpft eure preislichen Hoffnungen bzgl. PLC, Zeit für mein Standardposting:

Dass PLC in der Praxis enttäuscht, ist also vorprogrammiert. Selbst 5TB zum Preis von 4TB lockt wenige hinterm Ofen hervor. Und das wäre noch ein sehr guter Fall!
Punkt 3 in deinem "alten Post" muss ich aufgreifen. Du darfst die Bits nicht als separate Einheiten betrachten.
Im Binärsystem ändern sich sehr wohl die mögliche Zustände exponentiell
SLC= 2^1 = 2 Zustände
MLC= 2^2 = 4 Zustände
TLC= 2^3 = 8 Zustände
QLC= 2^4 = 16 Zustände
PLC= 2^5 = 32 Zustände

Die Speicherkapazität verdoppelt sich also durchaus pro weiteres Bit in der Zelle.
Der Preis halbiert sich natürlich leider nicht pro Bit.


korrigiert: Spannungszustände ≠ Speicherdichte
 
Zuletzt bearbeitet:
Roemue schrieb:
Die Speicherkapazität verdoppelt sich also durchaus pro weiteres Bit in der Zelle.
Ähm... nein.

Die Anzahl der möglichen Zustände verdoppelt sich pro Bit.
Die Speicherkapazität pro Zelle steigt lediglich um 20%.
 
  • Gefällt mir
Reaktionen: Cleanor und Roemue
Roemue schrieb:
Punkt 3 in deinem "alten Post" muss ich aufgreifen. Du darfst die Bits nicht als separate Einheiten betrachten.
Im Binärsystem ändern sich sehr wohl die mögliche Zustände exponentiell
SLC= 2^1 = 2 Zustände
MLC= 2^2 = 4 Zustände
TLC= 2^3 = 8 Zustände
QLC= 2^4 = 16 Zustände
PLC= 2^5 = 32 Zustände

Die Speicherkapazität verdoppelt sich also durchaus pro weiteres Bit in der Zelle.
Der Preis halbiert sich natürlich leider nicht pro Bit.


korrigiert: Spannungszustände ≠ Speicherdichte
Du landest trotzdem nur von vier bei fünf Bit.
Araska schrieb:
Ähm... nein.

Die Anzahl der möglichen Zustände verdoppelt sich pro Bit.
Die Speicherkapazität pro Zelle steigt lediglich um 20%.
Korrekt.
 
  • Gefällt mir
Reaktionen: Cleanor
Rickmer schrieb:
An HLC (Hexa Level Cell) wird auch schon geforscht und OLC (Octa Level Cell) wurde auch schonmal in einer News erwähnt.
Sagt nur halt noch nichts über eine finale Markttauglichkeit aus. Wie gesagt, die Komplexität der einzelnen Zellen wächst (die Anzahl der umzusetzenden Spannungszustände wächst nicht linear pro Bit), während die Einsparungen durch die Anzahl der Zellen sich immer weiter verringert. @CDLABSRadonP... hat insbesondere letzteres auch nochmal schön gezeigt.
Dass man trotzdem dran forscht ist einfach nur ein Zeichen, dass man keine einfache alternative Weiterentwicklungsmöglichkeit hat. Nicht zu forschen ist halt auch keine Option. Und wer weiß - vielleicht findet man ja auch nochmal über die Forschung an HLC und OLC andere Technologien, die in der Weiterentwicklung von NAND generell helfen.
 
Zurück
Oben