News Intel AVX10.2: Intel Core alias Nova Lake bekommt neue Zusatzinstruktionen

[foofoobar]

Ein großer Teil des Problem ist aber auch, dass eben nicht die ganze Welt da draußen überhaupt derartige Befehle ausführen kann. Das geht soweit, dass es heute immernoch Leute gibt, die sich dann lautstark aufregen, wenn auf ihrem Assbach Bulldozer oder Phenom II irgend eine Software nicht tut und wie können die Entwickler nur...

Und Intel hat ja auch immer wieder Versionen ihrer CPUs raus gebracht die bestimmte Dinge nicht konnten obwohl die Einführung dieser Features schon Jahre zurück liegt, teilweise wurden Features von Intel auch disabled obwohl diese auf dem Chip vorhanden waren. DIe CPU war dafür aber 5€ billiger.

Und Intel steht auch immer noch dem Fortschritt im Weg: https://www.tomshardware.com/pc-com...-de-bloat-x86-instruction-set-comes-to-an-end

ECC ist bei Intel auch ein Trauerspiel.

Und solange sich Intel diese Produktpolitik noch leisten kann geht es Intel einfach noch nicht schlecht genug.

 

[fdsonne]

Und Intel hat ja auch immer wieder Versionen ihrer CPUs raus gebracht die bestimmte Dinge nicht konnten obwohl die Einführung dieser Features schon Jahre zurück liegt.

Was ändert das aber an der Tatsache, dass die Leute da draußen trotzdem CPUs haben, die das im Zweifel nicht kann - und damit die Arbeit vom Entwickler gemacht werden MUSS - ohne die es dann letztlich entweder gar nicht geht oder eben nicht implementiert wird damit man all diese CPUs nicht außen vor lässt

 

[foofoobar]

@fdsonne Wenn Feature A ab Zeitpunkt X in allen neuen CPUs vorhanden ist würde die HW ohne bestimmte Features schneller raus altern.

Wann hat Intel die letzte 32Bit-only CPU gebracht? 2013 also 10 Jahre nach der Einführung von X64.
Intel ist einfach der Bremsklotz vorm Herrn was den Fortschritt angeht-

 

[fdsonne]

@fdsonne Wenn Feature A ab Zeitpunkt X in allen neuen CPUs vorhanden ist würde die HW ohne bestimmte Features schneller raus altern.

Du hast das Argument nicht verstanden. AVX gibt es seit wie lange!? 2011? Dennoch gibt es hier und da Meldungen, dass sich Leute beschweren, weil Befehlssätze wie SSE4.2 erzwungen werden oder CPUs aus dem Support fallen, die das nicht mehr können. Jüngst passierte das erst wieder mit 24H2 Windows und dem Zwang zu SSE4.2, wodurch letztlich alte Phenom II AMDs und Core2 Intels komplett raus fallen.

Wann hat Intel die letzte 32Bit-only CPU gebracht? 2013 also 10 Jahre nach der Einführung von X64.
Intel ist einfach der Bremsklotz vorm Herrn was den Fortschritt angeht-

Die Aussage ist quatsch. Die CPUs sind weder im Clientmarkt irgendwie wirklich relevant noch bremst die Verfügbarkeit irgendwas Clientmarkt relevantes in irgend einer Form aus.

Der Kram war schon zu lebzeiten so unbedeutend und vor allem Marktnische, dass das heute in Mitte/Ende 2025 argumentativ keine Geige spielt.
Das letzte Client Windows war Windows 10 1909 mit 32Bit Support. Man kann/könnte thoretisch eine LTSC 2019 von Windows 10 nutzen und mit dem Erweiterten Support bis 2029 leben und das dann auf so einer CPU ausführen und sich dann aufregen, dass die Dinger nur 32Bit können. Aber mal ehrlich, das ist so konstruiert? Was soll das?

Selbst die gängigen Linux Distributionen trennen sich nach und nach von 32Bit only.

 

[Nighteye]

Da hier so viele Spezialisten sind.
Das wird nichts an der Schwachen Spiele Performance von Intel verändern oder ?

Glaubt ihr Nova Lake wird mehr als 50% mehr FPS pro Watt für Spiele wie zb Baldurs Gate oder Star Citizen ermöglichen ?
Falls nein ist er ja immer noch hinter der 3 Generationen älteren Zen 3 X3D 7nm AMD Architektur was FPS pro Watt angeht.
Denn in SC ist mein 5800X3D genau so schnell wie der 265K bei ca der hälfte an Verbrauch.
Und in Baldurs Gate ist meine CPU auch schneller laut PCGH Nachtest 2025 vom Arrow Lake. (Bei gleichzeitig weniger verbrauch)
Ich bin ja eher Skeptisch weil Raptor Lake in Intel 7 (quasi TSMC 10nm) auf Arrow Lake 3nm TSCM nur 40% mehr FPS pro Watt brachte.

Und ich hab dabei auch noch Cherry Picking betrieben. Der 285K hat eine schlechtere Leistung pro Watt als der 265K.
Ich Spiele halt Primär nur ein Spiel, und genau bei dem Spiel ist wie auch bei Baldurs Gate, der 3nm Intel nichtmal auf Zen 3 7nm AMD Niveau, was FPS pro Watt angeht, sondern weit abgeschlagen dahinter.
Also Nova Lake wird Ende 2026/Anfang 2027 erstmal zu AMDs 7nm Architektur von 2020 aufschließen müssen für diese 2 Beispiel Spiele.
Wenn Nova Lake zb nur 30% mehr FPS pro Watt hat, würde ich sogar einen Rückschritt einkaufen im Jahr 2027.
Das wäre schade.

 

[RealMax123]

Ich finde es schade das Intel AVX-512 aus den P-Cores deaktiviert oder entfernt hat.

Jetzt mit Nova Lake es doch wieder zu unterstützen hätte man sich auch sparen können. Denn Nova Lake kommt ja wohl erst 2027, und dann wird es noch ziemlich lange Dauern bis Nova Lake ein nennenswerte Verbreitung hat, vorallem wegen dem neuen Sockel 1954.

Und irgendwann bis es 2030 oder 2031 und die meisten Alder Lake, Raptor Lake, Arrow Lake, Meteor Lake und Lunar Lake ausgemustert sind wird es wohl Zeit für AVX-1024 oder AVX 11 dann.

 

[iGameKudan]

Jetzt ist es so, dass Intel früher problemlos AVX und dann AVX2 (mit 256bit breiten Rechenwerken) eingeführt hat, mit der Verdoppelung auf 512bit aber in Probleme gelaufen ist - theoretisch ist AVX512 also doppelt so schnell wie AVX2, aber Intel hat ursprünglich den Stromverbrauch nicht in den Griff bekommen.

AVX2 war auch schon reichlich problematisch, deshalb kamen mit Haswell auch AVX-Offsets…

 

[foofoobar]

So ein Kindergarten wäre bald der Tod von x86. Ganz im Gegenteil haben AMD und Intel erst vor kurzem vereinbart, enger zusammenzuarbeiten, wenn es um die Einführung neuer Instruktionen geht. Es mag als Nachfolger eine 1024bit-Variante geben, aber die wird sicher nicht so konfrontativ eingeführt werden.

Es wurde so einiges "konfrontativ" im X86 Markt eingeführt und der Kram lebt immer noch:

Man konnte dort im Fairmont-Hotel die Schockwellen, die seine Präsentation auf die anwesenden „Intelianer“ auslöste, geradezu mit Händen greifen, denn davon träumten diese selber

https://www.heise.de/hintergrund/20...gehammer-Opteron-zuendete-x86-64-8974232.html

Die Aussage ist quatsch. Die CPUs sind weder im Clientmarkt irgendwie wirklich relevant noch bremst die Verfügbarkeit irgendwas Clientmarkt relevantes in irgend einer Form aus.

Der Kram war schon zu lebzeiten so unbedeutend und vor allem Marktnische, dass das heute in Mitte/Ende 2025 argumentativ keine Geige spielt.

Wenn Intel CPUs auf den Markt bringt die schon beim erscheinen irrelevant sind, braucht man sich wirklich nicht über die heutige Situation von Intel wundern.
Und das sollte Intel eine weitere Lehre für dessen Produktpolitik sein.

 

[BrollyLSSJ]

Ich bin auf die Vorstellung von Nova Lake gespannt, wenn es denn soweit ist. Ich hoffe, Intel gelingt damit die Aufholjagt. Wir brauchen halt Konkurrenz zu AMD, genauso wie wir früher Konkurrenz zu Intel brauchten.

 

[Piktogramm]

Das wird nichts an der Schwachen Spiele Performance von Intel verändern oder ?

Allenfalls in ein paar Jahren würde ich erwarten, dass Spiele AVX10.2 nutzen. Alle aktuellen und ältere Spiele haben davon nichts.

 

[iron_monkey]

@TechFA

Ohne weiteres Wissen nur anhand der Folie, würde ich das jetzt so interpretieren, dass es vorher optional war und nun immer dabei ist, ich sehe die 512bit fp/int in der Grafik darunter auch, nur eine Zeile tiefer hinten dran gehängt ohne optional davor.

 

[TechFA]

@iron_monkey Ja, vorher war es bloß optional und eine entsprechende CPU war trotzdem vollends AVX10.1 konform, obwohl sie nur 128/256 FP/int unterstützte.

Jetzt ist es offiziell Teil des Erweiterungssatzes AVX10.1. Außerdem sind bei AVX10.2 jetzt kein 256-Bit embedded rounding mehr erlaubt und diese komplett entfallen, sondern zwingend 512-Bit.

Das bedeutet jetzt aber auch, daß sämtliche in der Zwischenzeit ausgelieferten CPUs mit AVX10.1 jetzt aber auch nicht länger AVX10.1-konform sind, sondern auf bloß AVX512 zurückfallen (auch wenn sie 90% von AVX10.1 eigentlich bereits unterstützen).

 

[foofoobar]

Was ist eigentlich aus APX geworden?

BTW: Hier die Geschichte über den NSA Befehl: https://vaibhavsagar.com/blog/2019/09/08/popcount/ (Intel war der letzte der das eingeführt hat)

 

[iron_monkey]

@TechFA

Danke für die Erklärung, nun verstehe ich erst das Problem!

 

[foofoobar]

Das bedeutet jetzt aber auch, daß sämtliche in der Zwischenzeit ausgelieferten CPUs mit AVX10.1 jetzt aber auch nicht länger AVX10.1-konform sind, sondern auf bloß AVX512 zurückfallen (auch wenn sie 90% von AVX10.1 eigentlich bereits unterstützen).

Intel ist eine Chaos-Butze.

 

[RKCPU]

AMD hatte doch früher langsamere Implementation?
Wahrscheinlich nun (nur) beim Zen LP ?!

Die Zen *c liegen heute bei 2/3 Performance bei 50% Strombedarf, wie anderen Fin bei Transitoren sind bald 40% bis 45% Strombedarf drin.
Da kann man bei Mobilgeräten bis Thin Clients Punkten, auch kommende Konsolen werden so gebaut.
AMD ist einfach realistischer, was technisch & kostenmässig geht.

Intel hatte mal 1x P-Core plus 4x E-Core, aber kaum verwendet. Ein 2x P-Core plus 2x 4x E-Core blieb Nische, obwohl vielfach für Office ausreichend und sparsam.

 

[stefan92x]

AMD hatte doch früher langsamere Implementation?

Hat AMD immer noch. Zen 5 gibt es aktuell in 4 Varianten:

Zen 5 mit 512bit Vektoreinheiten auf den 8-Core CCD und damit verbaut in Epyc, Threadripper und Ryzen 9000 sowie Ryzen AI Max (Strix Halo)
Zen 5c mit 512bit Vektoreinheiten auf 16-Core CCD für Epyc
Zen 5 und 5c mit 256bit Einheiten auf den kleinen Mobil-APUs, also Strix Point und Krackan. Das ist die langsame Implementation, die zwei statt einen Takt für eine AVX512 Instruktion braucht.

 

[flaphoschi]

So ganz erschließt sich mir nicht, warum man weiterhin nach E und P Kerne aufteilt, wenn - soweit mein Verständnis - das den Sinn der E Kerne komplett in Frage stellt. Eigentlich sollten es ja mal auf Fläche optimierte Kerne sein. Ich kann mir nicht vorstellen, dass AVX nicht doch wieder eine Große Menge an Fläche schluckt.

Danke für die Erklärungen.

Das Big.little Prinzip ist sowieso ein Zeichen größerer Problem. Die P-Cores sind schrecklich ineffizient und skalieren miserabel. Deswegen geht bei Intel nichts mehr. Die E-Cores sind viel besser, aber Intel hat da auch noch gepatzt.

In einer idealen Welt skalieren die leistungsfähigen Cores. Mit niedriger und hoher Last. Das macht alles komplexer, fehleranfälliger und das Betriebsystem soll sich darum kümmern (Softwareentwickler baden es aus). Aber scheinbar wollen das alle nicht mehr gänzlich ohne, sowohl AMD, Apple, Qualcomm und Intel. Bei AMD scheine die Zen4c/Zen5c von Anfang an viel besser in der Leistung.

Unlike Intel's competing Gracemont E-cores, Zen 4c features 2 threads per core with simultaneous multithreading.<a href="https://en.m.wikipedia.org/wiki/Zen_4#cite_note-Laird_2023-81"><span>[</span>56<span>]</span></a> The IPC of a Zen 4c core is closer to that of a Zen 4 core than an Intel Gracemont E-core IPC is to a P-core.<a href="https://en.m.wikipedia.org/wiki/Zen_4#cite_note-Laird_2023-81"><span>[</span>56<span>]</span></a> Additionally, Zen 4c supports the same instruction sets as Zen 4 such as AVX-512 which is not the case with Intel's P-cores and E-cores. Intel's Gracemont E-cores lack support for the AVX-512 instructions contained in Golden Cove P-cores.

 

[foofoobar]

Hat AMD immer noch. Zen 5 gibt es aktuell in 4 Varianten:

Alle 4 Varianten implementieren die selben Befehle, also kein Chaos das $foo nur auf $bar funktioniert.

Das Big.little Prinzip ist sowieso ein Zeichen größerer Problem. Die P-Cores sind schrecklich ineffizient und skalieren miserabel. Deswegen geht bei Intel nichts mehr. Die E-Cores sind viel besser, aber Intel hat da auch noch gepatzt.

Und die diese Cores unterscheiden sich zusätzlich stark in der Leistung, dadurch verschärft sich das Problem mit dem Scheduler wenn der falsche Vorhersagen trifft.

 

[stefan92x]

Alle 4 Varianten implementieren die selben Befehle, also kein Chaos das $foo nur auf $bar funktioniert.

Und das auch noch innerhalb eines Chips einheitlich schnell - AMD kombiniert in den Hybrid-Designs derzeit nur C-256 mit c-256, aber niemals C-512 mit c-256 oder sowas (was Intel anscheinend plant). Das macht das Scheduling viel einfacher als bei Intel, weil völlig unabhängig von der Workload immer gilt, dass für den Leistungsunterschied zwischen den Kernen nur der Takt (eventuell noch L3-Cache bei mehreren CCX) relevant ist.