iWebi
Lt. Commander
- Registriert
- Nov. 2024
- Beiträge
- 1.376
Ja. Ab Alder Lake gibs AVX-512 nicht mehr.Bigfoot29 schrieb:indem sie AVX-512 abgeschaltet haben?
Folge dem Video um zu sehen, wie unsere Website als Web-App auf dem Startbildschirm installiert werden kann.
Anmerkung: Diese Funktion ist in einigen Browsern möglicherweise nicht verfügbar.
Ja. Ab Alder Lake gibs AVX-512 nicht mehr.Bigfoot29 schrieb:indem sie AVX-512 abgeschaltet haben?
An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.
Ich find's nur faszinierend, dass bei Intel jetzt zum zweiten mal die low-power mobile Architektur sich durchsetztstefan92x schrieb:Ob eine Architektur jetzt früher oder später in dem einen oder anderen Markt ankommt, ändert daran nicht viel.
Rickmer schrieb:Erst wurde P4 von der Penium M Weiterentwicklung abgelöst und jetzt scheint es fast eine Frage der Zeit zu sein bis die E-Cores die P-Cores vollständig ersetzen![]()
Bisschen aus der Luft gegriffen oder ?Stanzlinger schrieb:Das wird Intel zurück auf den Thron bringen. Aktuell ist AMD ja gut 20% schneller - bei nur 8P Cores in den Intel CPUs. Mit 16P Cores dreht Intel wieder Kreise um AMD. Bei Single Core ist Intel immer noch die Eins
fox40phil schrieb:Das Top-Modell klingt extrem stark nach einer guten Mainstream "Workstation"/Multimedia-Kiste! Schon spannend!
Auf den Cinebench Multicore Thron? WoooowStanzlinger schrieb:Das wird Intel zurück auf den Thron bringen.
Wenn bei Intel weiterhin jedem Core ein Stückchen Cache anhängt, wird ja auch der Gesamtcache wachsen bei 16P+32E Cores.LamaMitHut schrieb:Lol. Ein Konter zum 3D Cache ist wohl in so weiter Ferne, dass es nicht einmal Gerüchte gibt?
Ohne Hintergrundwissen: das müsste ja dank Tile Bauweise heutzutage sogar einfacher denn je sein.GT200b schrieb:i7-5775c und i5-5675c alles richtig gemacht, der L4 Cache war ein richtiger Boost bei Games, soll Intel sich net so blöd anstellen und für Gamer wieder CPU's mit L4 Cache / 3D Cache bereitstellen
Bleibt die Frage der Latenzen beim Zugriff. AMD nutzt das 3D-Stacking eben auch um die Wege physisch kurz zu halten von Core zu Cache, während wir bei Intel aller Voraussicht nach ein flaches Layout sehen werden. Allein schon aufgrund der längeren Leitungswege wird das schlechter sein.ruthi91 schrieb:Wenn der L3 bei 3MB P Core und 0,75MB E Core bleibt, dann wären es im Vollausbau entsprechend 72MB L3.
stefan92x schrieb:Allein schon aufgrund der längeren Leitungswege wird das schlechter sein.
Ich würd sagen der größte Teil der Alltagssoftware die von Parallelisierung profitiert, ist heute schon auf der weitaus besser parallelisierbaren GPU lauffähig.IBMlover schrieb:52 Kerne? Holy moly. Na hoffentlich gibts dann auch genug Alltagssoftware, die davon Gebrauch macht.![]()
Streng genommen waren die bei allen Core Designs mit Ringbus bis zur 14000 Gen super. (Ausnahme Skylake-X mit Mesh Design für den Cache, war halt für Server gedacht nicht Desktop Gamer)Naru schrieb:Sind denn die Signallaufzeiten bei denn Intel-Designs nicht nach wie vor kürzer?
Klares "es kommt darauf an": https://old.chipsandcheese.com/2025/01/05/analyzing-lion-coves-memory-subsystem-in-arrow-lake/Naru schrieb:Sind denn die Signallaufzeiten bei denn Intel-Designs nicht nach wie vor kürzer?
Eine schöne Durftmarke wäre so ein 16+8, 8+16 oder gar 16+16 mit dann 48 bzw. 64 Threads aber durchaus.stefan92x schrieb:Denn AMDs große Kerne sind kleiner als Intels P-Cores, AMD ist viel weniger unter Druck, Chipfläche einsparen zu müssen.
Rickmer schrieb:Weil die E-Cores kamen mal von Gracemont, was die weiter-weiter-Weiterentwicklung der Atom CPUs war...
Dazu müssten zukünftige E-Cores aber erstmal die Leistung der jetzigen P-Cores mindestens erreichen. Ansonsten wäre der komplette Verzicht auf P-Cores ja erstmal ein Perofrmance-Downgrade.Rickmer schrieb:jetzt scheint es fast eine Frage der Zeit zu sein bis die E-Cores die P-Cores vollständig ersetzen
Bonnel und dessen Shrink waren halt ne Architektur mit In-Order Execution und dadurch so lahmarschig. Mit SIlvermont ist man dann auf Out-of-Order Execution gewechselt, was den großen Performanceboost gebracht hat.mae schrieb:Wie man's nimmt. Der Bonnell-Kern des urspruenglichen Atom (der auch Atom hiess) bekam einen Shrink (Saltwell), und das war's dann. Diese Mikroarchitektur war von der Leistung her so schwach, dass sie voellig neu mit Silvermont (bis 2 IPC) angefangen haben