News Medusa Ridge und Venice: AMD Zen 6 soll in zwei Schichten 192 MB X3D-Cache bieten

[RKCPU]

@SaschaHa
Die 48 MB auf dem 2nm CPU-DIE nehmen Platz weg.
Vielleicht daher nur 24 MB + 96 MB, also 120 MB L3 statt heute 96 MB ?

Außer 6- und 8-Core dann alle mit X3D, vielleicht teils deaktiviert noch 64 oder 80 von 96 MB?

Beim Venice dann 32 MB L3 plus 96 MB oder 192 MB via X3D Cache?

 

[bensen]

Der 3D V-Cache wird wenn dann in zwei Schichten auf einem CCD gestapelt.

Ich nehme mal an, der bleibt unterm CCD.


Aber ansonsten bezweifel ich, dass da was kommt. Würde bei Zen3 ja auch gemunkelt.
Ich bezweifle auch, dass das so viel bringen würde.

 

[Syrato]

Boa @Jan das liest sich ja wie ein Traum! 🤤🤤🤤 Ich will diese CPUs!
Ich hoffe fest, dass das so oder besser kommt.

Leider geil, aber Q1/Q2 2027 ist echt noch lange hin…

Und irgendwie hab ich so die Befürchtung... China!

 

[bensen]

Vielleicht gibt es auch keine 6 Kerne CPUs mehr.

Bzw nur noch als kleine monolithische APU.
Würde ich von ausgehen. Den 8 Core Die braucht man ansonsten für nichts. Für das ganz untere Segment dann besser einen kleinen monolithischen Chip.

 

[RKCPU]

Denn für 6 Kerne CPUs wäre es schon ein Verlust bei 12 Kerne Chips. ...
Vielleicht gibt es auch keine 6 Kerne CPUs mehr.

Denke auch, Start 8-Core mit / ohne X3D Cache.

Ein 12-Core mit 192 MB L3 X3D Core wäre dann die extremsten Gaming CPU.

 

[Matthias B. V.]

Moore's Law Is Dead ist ein Träumer und labert viel wenn der Tag lang ist... mal stimmen die Leaks, mal auch wieder nicht.

Er liegt bei vielen Informationen früher und besser dran als ei großer Teil der Leaker...

Ergänzung (6. Juli 2025)

Bzw nur noch als kleine monolithische APU.
Würde ich von ausgehen. Den 8 Core Die braucht man ansonsten für nichts. Für das ganz untere Segment dann besser einen kleinen monolithischen Chip.

Würde keinen Sinn machen dafür extra ein Design aufzulegen.

Entweder nimmt man dann Mobile APUs, verkauft einfach weiter alte CPUs oder beschneidet einfach die großen Dies mehr. Alles sinnvoller als ein extra Design aufzulegen!

Ergänzung (6. Juli 2025)

Sowohl im Desktop als auch im Notebook wäre ein 12 Core CCD perfekt.

Generell könnte man irgendwann den kompletten L3 Cache auf eine Lage auslagern.

Bin gespannt wann man auch für Mobile auf Chiplets setzt... Aber denke das wird erst mit Zen7 geschehen. Langsam ist die Technik reif dafür!

 

[CDLABSRadonP...]

Wir AMD dann möglicherweise 8 + 12 Kerne Chiplets fertigen lassen? Denn für 6 Kerne CPUs wäre es schon ein Verlust bei 12 Kerne Chips. Und dass dann in Masse 4-6 Kerne kaputt sind bei einem 12 Kerne Chips, wäre wohl keine gute Fertigung. Vielleicht gibt es auch keine 6 Kerne CPUs mehr.

Bzw nur noch als kleine monolithische APU.
Würde ich von ausgehen. Den 8 Core Die braucht man ansonsten für nichts. Für das ganz untere Segment dann besser einen kleinen monolithischen Chip.

Denke auch, Start 8-Core mit / ohne X3D Cache.

Ein 12-Core mit 192 MB L3 X3D Core wäre dann die extremsten Gaming CPU.

Aktuell gibt es für das Consumersegment nur noch 3/4-CCDs als niedrigsten Einstieg. Ich denke, das wird sich danach nicht deutlich ändern. Genau drei Viertel wären neun Kerne, kann mir aber vorstellen, dass AMD eine symmetrische Aufteilung braucht. Gegen SKUs mit acht, zehn und zwölf Kernen spricht auf jeden Fall nichts.

 

[SVΞN]

Ich nehme mal an, der bleibt unterm CCD.

Davon ist auszugehen. Also dementsprechend unterm CCD gestapelt.

 

[Matthias B. V.]

@SaschaHa
Die 48 MB auf dem 2nm CPU-DIE nehmen Platz weg.
Vielleicht daher nur 24 MB + 96 MB, also 120 MB L3 statt heute 96 MB ?

Außer 6- und 8-Core dann alle mit X3D, vielleicht teils deaktiviert noch 64 oder 80 von 96 MB?

Beim Venice dann 32 MB L3 plus 96 MB oder 192 MB via X3D Cache?

Ich würde darauf gehen dass man irgendwann die L2 Caches maximiert und L3 generell auf ein eigenes Layer auslagert.

Intel Adamantium wäre ja auch so eine Lösung.

Wäre bei CPU und GPU interessant!

 

[Calid]

Leider geil, aber Q1/Q2 2027 ist echt noch lange hin…

BS, zen6 kommt ca mitte 2026 und die 3d-vcache sachen sicher auch kein jahr später sondern wie bei zen5 ein vlt ein paar monate.

Ergänzung (6. Juli 2025)

Moore's Law Is Dead ist ein Träumer und labert viel wenn der Tag lang ist... mal stimmen die Leaks, mal auch wieder nicht.

Ich kann mir irgendwie nicht vorstellen, dass AMD ein Consumer Produkt mit zweischichtiger L3 Cache Erweiterung rausbringt. Die Produktionskosten würden stark steigen mit relativ gesehen wenig Programmen, die signifikanten Mehrwert aus 240 statt 144 MB L3 Cache ziehen können.

Schließlich profitieren auch jetzt schon nicht alle Programme von dem größeren X3D Cache und Cache Hits sind nicht ewig skalierbar... irgendwann ist die Hitrate schon extrem hoch.

That said, sollte ein 12-Kern Chiplet mit 240MB L3 Cache auf dem Markt kommt werde ich wohl einer der ersten sein, der ihn kauft, auch wenn der Mehrwert nur marginal sein sollte
Vielleicht ist das dann sogar genügend Rechenleistung um AM6 vollständig zu überspringen?...

wird drauf ankommen, was intel macht. aber wenn man den aktuellen gerüchten glauben kann, wohl keine ernstzunehmende konkurrenz auch in 2026/27 nicht für AMD

 

[ETI1120]

Ich nehme mal an, der bleibt unterm CCD.

Davon ist auszugehen.

Alles an Patenten von AMD zeigt , dass die Wärmequellen näher zum Kühler platziert werden.

So richtig interessant dürfte 3D ab Zen 7 werden.

Aber ansonsten bezweifel ich, dass da was kommt. Würde bei Zen3 ja ich gemunkelt.

TSMC hat bei der Vorstellung von SoIC gesagt, dass sie 12 Layer können.

AMD hatte im BIOS eine Option 0 bis 4 Layer einzuschalten. Ich gehe Mal davon aus, dass AMD bei testchips ausreichend davon Gebrauch gemacht hat.

Ich bezweifle auch, dass das so viel bringen würde.

Vor allem im Bezug auf die zusätzlichen Kosten.

Ergänzung (6. Juli 2025)

Leider geil, aber Q1/Q2 2027 ist echt noch lange hin…

Wieso Q1/Q2 2027?

AMD hat mehrfach gesagt das Venice (Zen 6 für Server) ein Produkt für 2026 ist. Bisher war der Desktop immer vor den Servern, warum sollte sich das ändern?

 

[BloodGod]

AMD hat mehrfach gesagt das Venice (Zen 6 für Server) ein Produkt für 2026 ist. Bisher war der Desktop immer vor den Servern, warum sollte sich das ändern?

Aktuelle Gerüchte gehen halt von Q3/Q4 2026 aus, X3D dann zur CES 2027 oder hakt bisserl später. Wie immer halt.

 

[ChrFr]

Also ein 24-Kerner mit 12 3D V-Cache Kernen, auf AM5, dazu 192GB DDR5 6.400 MT/s mit scharfen Timings, eine 8TB 9.100 Pro SSD & eine 9080 XT / 10070 XT und langsam aber sicher wird ein Schuh drauß😊.

Spaß bei Seite, Zen 6, scheint bisher ein richtig großer Wurf zu werden.
Ich freu mich drauf.

 

[ETI1120]

Das liegt u.a. aber auch in der Natur der Sache. Wenn Hersteller/Entwickler noch in der Validierungsphase sind und mehrere Optionen auf dem Tisch liegen, ist es verständlich, wenn eine durchgesickerte Option A dann am Ende zugunsten von Option B doch nicht realisiert wird.

Es ist die Standardausrede der Leaker wenn sie Blödsinn verzapft haben.

Es gibt Dinge die kann man in der Validierungsphase noch ändern, aber das meiste von dem die Leaker anschließend behaupten es wäre noch geändert worden, konnte der Hersteller überhaupt nicht mehr ändern.

Das Chipdesign und das Physikal Design eines Chips zieht sich über Jahre hin. Nach dem Tape Out erfolgt das Bring-Up bei dem zuerst der Chip getestet und dann der Chip in den Plattforme getestet wird.

Außerdem vergehen Monate zwischen Start der Produktion und einem fertigen Wafer.

Theoretisch ist die Option wie viele Layer X3D Cache AMD verbauen will, eine Option, die AMD relativ spät festlegen kann. Allerdings gilt es nur dann wenn AMD die entsprechenden Chiplets designed hat.

 

[LGTT1]

Na 2026 peile ich persönlich als Ziel zum aufrüsten an. Aber ich mach mich mal unbeliebt indem ich zugebe das ich mir noch nicht sicher bin ob es Zen6 oder Intel wird. Ich werde woe immer die Tests abwarten und dann das für mich passende Produkt wählen.

 

[mae]

Vielleicht gibt es auch keine 6 Kerne CPUs mehr.

Zumindest nicht als Chiplet-CPUs. Bei den Monolithen haben sie mit Strix Point, Krackan, und Phoenix2 (bzw. den entsprechenden Nachfolgern) schon jetzt Varianten mit mehr und weniger Kernen (und CUs, Lanes, NPU) fuer verschiedene Preispunkte.

Ergänzung (6. Juli 2025)

würde ich mit der zweiten Schicht also eher so mit 7-8% als maximalem Boost rechnen. Ist halt die Frage, ob sich das dafür lohnt.

Da finden sich sicher Kaeufer, die meinen, dass sich das lohnt, auch wenn AMD hohe Preise verlangt.

Ob es sich fuer AMD lohnt, ist die Frage. Zwar koennen sie ein paar Exemplare an die oben genannte Kaeuferschicht absetzen, aber die Ein-Schicht-CPUs waeren dann nicht mehr das Spitzenprodukt und die Leute waeren dann vielleicht nicht bereit, soviel dafuer zu zahlen, und am Ende hat AMD nicht mehr Geld, aber dafuer die hoeheren Kosten bei der Produktion und im Vertrieb fuer das Zwei-Schicht-Modell.

Ergänzung (6. Juli 2025)

Die 48 MB auf dem 2nm CPU-DIE nehmen Platz weg.
Vielleicht daher nur 24 MB + 96 MB

Der 3D-Cache hat ja kaum mehr Flaeche als der regulaere L3-Cache (weil die TSVs an den zugehoerigen Stellen im regulaeren L3-cache enden). Wenn der 3D-Cache 96MB hat, dann hat der regulaere cache ziehmlich sicher 48MB, sonst geht sich das nicht aus.

Ausser vielleicht: Dass der regulaere cache in der selben Flaeche nur halb soviele Daten unterbringt, haengt auch mit dem Verwaltungsoverhead zusammen, der im 3D-cache nicht vorhanden ist; wenn jetzt zwei Schichten mehr Overhead bringen, wird der regulaere L3-cache vielleicht etwas kleiner. Ich kann mir aber nicht vorstellen, dass sie da unter 32MB gehen, das waere ja ein Rueckschritt fuer die nicht-X3D-Modelle.

 

[bensen]

Würde keinen Sinn machen dafür extra ein Design aufzulegen.

Was ist denn extra? Wenn man das Segment bedienen will, braucht's nen Chip dafür.

Entweder nimmt man dann Mobile APUs, verkauft einfach weiter alte CPUs oder beschneidet einfach die großen Dies mehr.

Was ist denn eine mobile APU? Natürlich würde man diesen low-cost Chip auch im mobile Segment einsetzen. Wie bisher auch.
Ist ja nicht so als würde AMD das bisher anders machen. Phoenix 2, Krackan Point 2.

Große Dies 50% und mehr zu beschneiden ist sicher nicht die bessere Lösung.

 

[ETI1120]

Aktuelle Gerüchte gehen halt von Q3/Q4 2026 aus, X3D dann zur Cebit 2027 oder hakt bisserl später. Wie immer halt.

Stimmt, ... Zen 6 alleine hilft nicht viel, wenn man Stacken will.

Außerdem habe ich Mal wieder verdrängt, dass SoIC erst für N2 von TSMC freigegeben werden muss. N3 oben und N4 unten geht z. B. erst dieses Jahr in HVM. Es hieß zwar, dass TSMC SoIC für neue Nodes es schneller hinbekommen will, aber unter diesem Aspekt ist Anfang 2027 sportlich. Auf der anderen Seite ist klar, dass AMD diese Technologie für den Desktop braucht und es wird gemunkelt auch Apple will auf SoIC zugreifen, also wird es bei TSMC prio haben.

 

[bensen]

Davon ist auszugehen. Also dementsprechend unterm CCD gestapelt.

Quasi Tiefstapelei?

 

[drago-museweni]

Noch solange bis dahin, man doch den 9900X3D holen oder den 9800X3D beides reizt mich nicht.