News Medusa Ridge und Venice: AMD Zen 6 soll in zwei Schichten 192 MB X3D-Cache bieten

[zeedy]

Wäre es denn nicht sinnvoller, den regulären L3 Cache zu vergrößern um die Lücke zu X3D zu verkleinern?

 

[DaBo87]

Mein 5800X3D wird hoffentlich einfach so lange weiterlaufen, bis die zweite AM6 Chipsatz-Generation erscheint. Die erste möchte ich noch aussitzen, danach ist dann schon klar, was wo wie gut implementiert ist und ob USB diesmal einwandfrei läuft

 

[RKCPU]

@zeedy
SRAM Cache schrumpft schlechter als Logikchips, das geht bei N2 und A16 später kräftig ans Wafergeld.
Auch beim Zen7 soll der 3D Cache weiterhin N4 Verfahren bleiben.

Eher ist es sinnvoller immer mehr CPUs mit 3D Cache zu liefern
Beim Venice tippe ich darauf, dass alle Chiplets 3D Cache haben, wie 96 MB und 32 MB für 16 Cores auf den CPU - DIE.
Vielleicht dann die gleichen RAM für die Ryzen X3D?

 

[Nightspider]

@Nightspider Mehr Cache speicher etc hat noch nie geschadet, zurück zu meiner frage nochmal, und wenn man den L4 cache in den IOD einpackt ? Der ist ja eh vorhanden und auch mit beiden CCDs verbunden. AMD muss an den IOD sowieso ran, der braucht eine generalüberholung. Alleine schon was den Ram und den IF takt angeht, ggf auch nochmal eine etwas brauchbare iGPU, vlt was vom schlag 8700g oder so. Aber ganz wichtig ist auch der verbrauch.

Der IO Die von Zen6 kommt in N3(P?). Da viel L4 reinzupacken wäre zu teuer.

Und L4 wäre im IO Die hätte eine deutlich höhere Latenz gegenüber der V-Cache Schicht direkt über oder unter den Kernen.

Für die iGPU bei mobilen Chips könnte man das vielleicht sogar machen. Aber die iGPU würde schon von 16 oder 32MB massiv profitieren. 96 MB wären da Overkill für kleine 12 - 16 CU iGPUs.

Ergänzung (6. Juli 2025)

Beim 9800X3D sind in den Spielebenchmarks mehr als 13 % drin und bei den Anwendungen 25 %. Ein großer Teils des Zuwachses liegt beim verschieben des Cache-Chiplets nach unten. Das war ein einmaliger Zugewinn.

Wovon redest du jetzt ?

Von 9800X3D vs 7800X3D ?
Das ist ein völlig anderes Thema als 9800X3D vs 9700X.

Du solltest vielleicht nochmal richtig lesen worum es ging und dann deinen Beitrag anpassen.

Ergänzung (6. Juli 2025)

Wäre es denn nicht sinnvoller, den regulären L3 Cache zu vergrößern um die Lücke zu X3D zu verkleinern?

Nein, da der L3 Cache direkt im Core CCD einer der größten Kostenfaktoren ist.
Man will den L3 Cache zukünftig sogar komplett aus dem CCD entfernen, weil er kaum noch schrumpft mit besseren Fertigungsprozessen.

Die Server Variante von Zen7 soll gar kein L3 mehr im CCD haben. Da gibt es dann nur noch Chiplets mit gestapeltem V-Cache.

 

[LETNI77]

"Venice" habe ich noch gut in Erinnerung. Sockel 939 😁

Zum Thema: AMD nimmt ja richtig Fahrt auf.
Wer hätte das noch vor 10 Jahren gedacht?

 

[Unti]

ersetzt werden, so 2,5 Jahre nach Supportende.

Supportende war 14.01.20

 

[Matthias B. V.]

Große teure Logik-Dies massiv zu beschneiden ist ein Notbehelf, wenn man nicht die Kapazität hat einen kleinen Die aufzulegen. Je besser die finanzielle Situation wurde, desto mehr Dies hat AMD aufgelegt.

Dies zu beschneiden, bedeutet nicht nur teuere Diefläche nicht zu nutzen, sondern führt auch zu schlechtere Eigenschaften aufweisen, als bei Dies, die genau für diesen Zweck designed wurden.

Ja das schon aber gleichzeitig kosten die Designs auch immer mehr.

Und gerade eine 6- oder 4- Kern CPU für Einsteiger ist finanziell weniger attraktiv und hat weniger Marge.

Da AMD bisher immer nur komplett auf ein CCD für Server und Desktop setzt wäre es unrealistisch für das Einstiegssegment extra ein Design zu platzieren.

Dann am ehesten noch ein Design verwenden dass man beispielsweise für eine PlayStation Go oder Steam Deck verwendet und dies dann einfach auch im Desktop anbietet.

Ergänzung (6. Juli 2025)

Was ist denn extra? Wenn man das Segment bedienen will, braucht's nen Chip dafür.

Braucht es das für den Einstiegsmarkt wo eher Preis statt Leistung zählt.

Was ist denn eine mobile APU? Natürlich würde man diesen low-cost Chip auch im mobile Segment einsetzen. Wie bisher auch.
Ist ja nicht so als würde AMD das bisher anders machen. Phoenix 2, Krackan Point 2.

Ja aber eben kein extra kleineres CCD für den Desktop. Sondern etwas das man in einer PlayStation Portable oder sonst irgendwo verwendet und dann einfach auch in den Desktop bringt.

Diese unterscheiden sich eben schon von den regulären Chiplet Designs für Desktop / Server.

Also würde man ggf. von 8-24 Kernen die üblichen CCDs verwenden. Und für darunter ggf. APUs die sonst in Handhelds laufen und dafür entworfen wurden. Diese kommen dann in ein Packaging / einen Sockel der sie eben für Desktop nutzbar macht. Aber eben kein eigenes Design wie oben angemerkt wurde.

Es wäre einfach Schwachsinn für einen Einstiegsmarkt extra Aufwand zu betreiben.

 

[Skysurfa]

Man kann auch ganz einfach sagen: Das wars für Intel 👍

Man soll dem Opa erst beerdigen, wenn er tot ist.

 

[Nighteye]

Glaube mein 5800X3D wird den Zen 6 noch überspringen.
Zen 3 (2020) + X3D ist einfach die CPU des Jahrzehnts so wie Sandy Bridge damals im 10er Jahrzehnt.
Genau wie meine gute alte RDNA 2 16GB. Undervolted auf lautlose 150W unter Volllast, mit Technik von 2020, aber immer noch Stark genug auf der Brust mit Hilfe von AFMF und etwas Upscaling um mir in Star Citizen auf 3440x1440 über 100fps zu bescheren.
Mein Mainboard aus letztem Jahrzehnt wird wohl 11 Jahre alt bevor AM6 launcht.
Aufrüsten lohnt sich dennoch nicht.
Zu gut ist der 5800X3D noch.
Und zu Stromhungrig eine RX9070XT 16GB mit 300W.
Ich hätte gerne RX9070XT Speed für 150W.
Wird wohl erst was mit UDNA 2.

 

[RKCPU]

Man soll dem Opa erst beerdigen, wenn er tot ist.

Ist im Prinzip richtig, aber

"Intel-Fahrplan: Nur noch High-Margin-Produkte, Foundry bis 2028 intern"
https://www.computerbase.de/news/wi...argin-produkte-foundry-bis-2028-intern.93001/

Das Management hat keine Fertigungsverfahren, die TSMC überbieten können.
Intel wirft immer teurere Konzepte in die Fertigung, TSMC hingegen verschiebt, was nicht unbedingt sein muss.
Dann sowas wie N4c bei TSMC, also für preissensible Anwender auch was machen.

Intel hat uns bei 18A besch... der Rückstand zu TSMC ist erschreckend. Es rächt sich, dass die Ingenieure nicht in kleinen Schritte plus nachträgliche Optimierungen arbeiten konnten.

High-Margin-Produkte sind Server und High End CPUs, aber auch hunderte Mio. Office APU's bringen Stückzahl und Rendite.
Bei HighEnd wird AMD beim Zen 6 einfach 2* 3D-Cache in kostengünstig N4 gefertigt unter das CPU-Chiplet anbringen lassen. Zudem, selbst wenn Gamer wissen, dass AMD 200€ verlangt und es die nur 50€ kostet, das wird man AMD nicht übel nehmen. Muss ja keiner kaufen, aber man bietet es den Kunden wahlweise an.
Und die CPU wird auch nicht in Abwärme ersticken, einfach eine normal nutzbare, teure CPU.

Mir tun die Intel-Ingenieure leid, die haben so ein Management nicht verdient.

 

[Land_Kind]

Ryzen 10000X3D klingt irgendwie schräg. AMD hätten mal besser mit Hunderter, statt mit Tausender angefangen zu zählen.
Jedoch würde es mich nicht wundern, wenn AMD (wie Intel?) das Namensschema mal wieder ändern würde.

 

[AYAlf]

Was AMD da macht hat Hand und Fuß.
Und was macht jetzt Intel? Die machen nur Namenchaos bei ihren CPUs und verlangsamen sie so, dass sie nicht an die 14 Generation ranreichen?

 

[beckenrandschwi]

Klingt schon sehr verlockend! 12 Kerne mit MASSIG Cache. Ich befürchte ich könnte nicht wiederstehen. Dann kann mein Xeon zum zweit-PC degradiert werden und mein Dual Xeon E5-2643 v4 endlich in den verdienten Ruhestand.

 

[Miuwa]

was den Performancegewinn durch den zusätzlichen 3D-Cache praktisch komplett egalisiert.

Wieso sollte es das? Ist doch immernoch deutlich schneller als ein RAM Zugriff oder täusche ich mich?


Edit: Davon abgesehen: Auch bei den niedrigeren Cache Stufen ist es ja ganz normal, dass die gleichen Daten mehrfach vorbehalten werden. z.B. gleichzeitig im L1 cache von Zwei Kernen, wenn beide auf diese Daten zugreifen. Schlecht für die Performance ist das nur wenn beide kerne eben an den gleichen Speicherbereich schreiben wollen - aber meines Wissens halt immernoch besser, alles wenn die Daten nur im RAM liegen und den Fall versucht man ja ohnehin soweit wie möglich zu minimieren, wenn man die Arbeit auf mehrere Threads aufteilt.

 

[gustlegga]

Wahnsinn, das ist dann mit L1 und L2 wohl knapp soviel Cache wie die HDD in meinem 486er Speicherplatz hatte.

Falls kein Defekt auftritt werde ich erst mit AM6 und CDNA wieder schrauben.
Der 5700X3D reicht mir mit den 64GB Ram in meinen Anwendungen dicke, und auf der Pile liegt noch soviel ungespieltes Zeugs dass die 6700XT auch noch eine Weile zu beschäftigen ist, falls ich denn überhaupt mal Zeit dafür finde das über ein paar sporadischen Stunden im Monat rausgeht..
Aus dem FOMO Alter die neuesten Games immer gleich sofort daddeln zu müssen bin ich inzwischen ein paar Jahrzehnte raus. 👴

 

[mibbio]

Wieso sollte es das? Ist doch immernoch deutlich schneller als ein RAM Zugriff oder täusche ich mich?

Hier gab es einige Erklärung zu den Hintergründen, von AMD selbst und in einem späteren Absatz auch noch von CB selbst: https://www.computerbase.de/news/pr...-es-weiterhin-nur-ein-x3d-chiplet-gibt.90971/

 

[dienst]

Man darf schonmal auf das neue Namensschema gespannt sein. 🌝

 

[RKCPU]

@dienst
Da sicherlich AI in ein 4nm? IO Chiplet kommt wird wohl alles umgeschmissen.

 

[Sam Miles]

Sollte auf AM5 wirklich ein 24C/48T Zen6 kommen und genügend Lanes bereit gestellt bekommen so lohnt sich ein Wechsel ja mal durchaus. Programme werden stets für immer mehr Kerne optimiert und da dürften auch echte Kerne mehr ausmachen als weniger.

 

[MalWiederIch]

Vielleicht gibt es auch keine 6 Kerne CPUs mehr.

Wäre langsam zu wünschen, denn sowas hier ist doch lächerlich für läppische 6 Kerne:

AMD setzt die UVP für den Ryzen 5 9600X auf stolze 309 Euro fest