Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsRyzen „Medusa“ & Epyc „Venice“: AMD Zen 6 soll Chiplets in N2P und I/O-Die in N3P nutzen
Ich glaube, da gab es schon sehr viele andere dümmere Ideen...
ETI1120 schrieb:
Was halt niemand kapiert hat war, dass es keinen Sinn ergibt eine 4 Kern CPU für das Billigsegment mit Zen 3 anstatt Zen 2 zu machen. Aber das hat sich das Marketing von AMD nicht getraut zu sagen.
Das ist richtig, zu dem Zeitpunkt sollte aber mehr als nur Mendocino in das Portfolio integriert werden. Vier unterschiedliche APUs mit diversen Überschneidungen zeitgleich zu integrieren, davon zwei Refreshs und zwei neu, das war schon eine krasse Herausforderung für ein Namenschema.
Was halt niemand kapiert hat war, dass es keinen Sinn ergibt eine 4 Kern CPU für das Billigsegment mit Zen 3 anstatt Zen 2 zu machen. Aber das hat sich das Marketing von AMD nicht getraut zu sagen.
AMD hat längst auch im Budgetbereich 4CU, Update von 2 CU überfällig.
Die AI wird Standard werden, also auch beim Desktop.eingeplant
Samsung liefert die nächsten Smartphones mit einer selbst gefertigten 2nm APU aus, Insider bestätigen.
Klar, ob jetzt 4nm auf Trap gebracht wird ist offen, wäre aber logisch.
Von 6nm zu N3P sind theoretisch ~41-48% weniger Strom ODER 23% mehr Leistung möglich. (oder etwas mehr?)
Dazu noch eine Dichte von ca +35%, also kleiner bei gleicher Transistorzahl.
Die Zahlen die TSMC für die Prozesse nennt, werden anhand von Arm Kernen ermittelt.
Der IOD skaliert nicht wie ein Arm-Kern.
der hohe Stromverbrauch bei Idle und niedrig Last beim IOD sind die PHY des Inifity Fabric over Package (IFoP). Das waren beim Zen 2 IOD PCIe 3.1 PHY, die ein wenig gedrosselt wurden, weil die im Package weniger weit reichen müssen als auf dem Mainboard. AMD konnte die PHY aber nicht komplett ausschalten, weil AMD sie nicht schnell genug hoch fahren konnte.
Den Gerüchten zufolge verwendet AMD dasselbe Packaging und dieselbe Implementierung des Infinity Fabric wie bei Strix Halo. Bei Strix Halo kann AMD den Infinity Fabric zwischen den Die komplett ausschalten und instantan einschalten.
Eigentlich ist N3P für den IOD vollkommen unsinnig. Außer AMD packt noch mehr Logik in den IOD. NPU?
Ergänzung ()
CDLABSRadonP... schrieb:
Ich glaube, da gab es schon sehr viele andere dümmere Ideen...
Es musste AMD klar sein dass Ihnen dieses Scheibe mit Zen 5 um die Ohren fliegt. Also war es sau blöd diese Decoderscheibe aufzulegen. Eigentor mit Ansage.
Dass Intel AMD den Gefallen getan hat das Namensschema zu wechseln, war pures Glück.
CDLABSRadonP... schrieb:
Das ist richtig, zu dem Zeitpunkt sollte aber mehr als nur Mendocino in das Portfolio integriert werden. Vier unterschiedliche APUs mit diversen Überschneidungen zeitgleich zu integrieren, davon zwei Refreshs und zwei neu, das war schon eine krasse Herausforderung für ein Namenschema.
Fünfstellige Modellnummer sind auch irgendwie sperrig beim Aussprechen. Vielleicht nehmen sie statt der 10 auch die römische Ziffer, also X. Gab es ja damals bei den Grafikkarten (seinerzeit aber noch Ati) auch schon, wo nach der Radeon-9000-Serie die Radeon-X-Serie kam und danach dann die X1000er.
Es musste AMD klar sein dass Ihnen dieses Scheibe mit Zen 5 um die Ohren fliegt. Also war es sau blöd diese Decoderscheibe aufzulegen. Eigentor mit Ansage.
Sie hätten ebensogut ihr Namensschema selbst abschießen können, indem sie AI als Vorwand genommen und aus Ryzen Raizen gemacht hätten, wie oftmals vorgeschlagen. (wobei ich da RAYdeon für die erste Gen, bei denen sie in Punkto Raytracing dominieren, für deutlich passender halte...)
ETI1120 schrieb:
Die Benennung für Ryzen 7000 war OK. Aber den Schwachsinn mit 7 als Jahreszahl gab es wegen Medocino
AMD hat mit Zen 5 den Umbau auf 6 ALU angefangen aber bei weitem noch nicht abgeschlossen. Die neuen Decoder funktionieren nicht so wie ursprünglich erwähnt. Mit realem Code kann Zen 5 gerade Mal 5 ALUs auslasten, ...
AMD hat mit Zen 6 noch einiges zu tun, um den Umbau auf 6 ALUs abzuschließen.
Wann die nächsten Themen AVX10, APX und FRED angegangen werden, ist noch nicht abzusehen.
CDLABSRadonP... schrieb:
um noch einmal richtig abzusahnen und nahezu sämtliche theoretisch gewinnbaren Anteile einzustreichen.
Die Mobile-APUs haben ein neues Benennungsschema und soweit ich mich erinnern kann, gab es von AMD bisher nie CPUs oder GPUs mit fünfstelliger Nummerierung.
Und mir gefallen die 5 Ziffern als Bezeichnung einfach nicht. 🤷♂️
Freu dich: Ich halte es nicht für ausgeschlossen, einen Ryzen AI 400X3D MAX zu bekommen
Dann geh ich aber nach Hause, wenn eine solch dämliche Bezeichnung kommt.
Aber Strix Point und Strix Halo lassen Böses erahnen.
Mich würde mal interessieren, was Computerbase von den 6-7 GHz Gerüchten der Hype-Ingenieure hält. Man stelle sich vor Zen6X3D durchbricht die 6 GHz Marke, dazu mit doppeltem 3D V Nand Cache Layer. Wie massiv wäre denn dieses krasse Teil?! AMD sollte dann wie Nvidia 2000€ für den High End Apparat verlangen und Intel wäre schuld daran, nicht wahr?
Eben, halt mal in die Vollen gehen.
Die Fertigungstechnologie hat sich soweit weiterentwickelt dass Chiplets im Gaming-Enthusiasten Bereich nicht mehr nötig sind.
Sie sind nötiger denn je. Es ergibt keinen Sinn PHY die praktisch nicht skalieren in einem teuren Node zu machen. Das was bei Zen 2 gegolten hat gilt heute um so mehr.
Warum? Auch wenn es jetzt langsam schwierig wird Fertigungsprozesse noch besser zu machen… geht dennoch die Entwicklung weiter …
Natürlich muss die nächste Generation eine deutlichen Vorteil bei gleichen Preis und gleicher Leistungsaufnahme bieten…
Das war ja immer so. Ich halte das durchaus für realistisch. Vielleicht bin ich auch naiv.
Das was NVIDIA gerade abzieht ist einfach der übliche Betrug eines Monopolisten. Ich hoffe, dass Intel genug Druck schafft damit AMD nicht so agieren kann.
Zen3-Kerne in einem 4-Kern-CCX waeren schon sinnvoll. Klar kommt ein Teil des hoeheren IPC von Zen3 gegenueber Zen2 dadurch zustande, dass ein Zen3 Kern auf die vollen 32MB L3 zugreifen kann und ein Zen2 Kern nur auf 16MB, aber ein anderer Teil kommt durch Fortschritte in der Mikroarchitektur der Zen3-Kerne zustande.
Was jetzt den Mendocino betrifft, sehe ich drei Optionen:
1) Ein Zen2-CCX mit 4 Kernen und 4MB L3 (die gewaehlte Option). Da konnten sie einfach einen CCX aus einem Renoir nehmen und dann den Rest des SOC aus anderen Quellen.
2) Einen Zen3-CCX nehmen, den Cache auf 4MB umdesignen (derzeit gibt's 16MB-Versionen und 32MB-Versionen; die 8MB des Ryzen 3 5300G sind wohl eine 16MB-Version, von der die Haelfte abgeschaltet ist), nur 4 cores dranhaengen. Hat aber eine CCX-Konstruktion fuer 8 Kerne und braucht daher wohl mehr Flaeche und kostet daher mehr.
3) Einen Zen2-CCX mit 4MB fuer 4 Kerne nehmen und statt der Zen2-Kerne Zen3-Kerne anhaengen. Das klingt einfach, ich befuerchte aber, dass Zen3 nicht fuer die Kommunikation mit einem Zen2-CCX konzipiert wurden, und kann dann leicht zu einem aufwendigen Unternehmen werden.
Wieviel extra bezahlen die Mendocino-Kunden fuer Option 2 oder Option 3? 0 extra? Dann wird es Option 1. Und so ist es auch gekommen.
Aber auf der anderen Seite ist klar, dass AMD mit Helios nicht bis Ende 2026 oder gar 2027 warten kann, wenn die MI400 im ersten Halbjahr 2026 released wird. Was Anush Elangovan und Vamsi Boppana gesagt haben.
CDLABSRadonP... schrieb:
Naja, sie hätten auch einfach dabei bleiben und die Desktopableger auch dahin überführen können.
Es war eine sau blöde Idee, weil man damit eine neue Architektur unter einer einer Nummer einsortieren würde, deren erste Stelle bereits von einer alten Architektur verwendet wird.
Als ich das im Laufe von 2023 kapiert hatte, ...
Also war es von vorne herein eine schwachsinnige Idee die erste Ziffer an ein Jahr zu binden. Vor allem wenn man traditionell die Notebook Chips im Januar einführt.
CDLABSRadonP... schrieb:
Sie hätten ebensogut ihr Namensschema selbst abschießen können,
AMD hatte mit dieser Scheibe das Namenssystem abgeschossen.
CDLABSRadonP... schrieb:
indem sie AI als Vorwand genommen und aus Ryzen Raizen gemacht hätten, wie oftmals vorgeschlagen. (wobei ich da RAYdeon für die erste Gen, bei denen sie in Punkto Raytracing dominieren, für deutlich passender halte...)
Mit eingeführten Marken spielt man nicht. Das kann man mit verbrauchten Marken machen. D. h., bei Ryzen ist es ein No Go. Bei Radeon könnte man es machen.
EcOnOmiC schrieb:
Erst ein 7800x3d günstig geschossen ein allfälliger 10800x3d ist in Jahren ne Überlegung wert , werde da sicher mein erstes CPU upgrade machen
Wie gesagt dann sortiere ich die so ein erkläre dass man die Architektur an der 3. Stelle erkennen kann und gut ist.
Ergänzung ()
mae schrieb:
Zen3-Kerne in einem 4-Kern-CCX waeren schon sinnvoll. Klar kommt ein Teil des hoeheren IPC von Zen3 gegenueber Zen2 dadurch zustande, dass ein Zen3 Kern auf die vollen 32MB L3 zugreifen kann und ein Zen2 Kern nur auf 16MB, aber ein anderer Teil kommt durch Fortschritte in der Mikroarchitektur der Zen3-Kerne zustande.
Deswegen habe ich ausdrücklich "Billigsegment" reingeschrieben. Einerseits weil AMD auch den L3-Cache zusammengestrichen hat und Außerdem weil AMD, wie Du auch schreibst, bei einem 4 kern Zen 3 CCX sehr viel mehr Aufwand reinstecken musste als wenn AMD ein Zen 2 CCX nimmt und den Cache kürzt.
